• Главная "RFDesign"
  • Новые статьи
  • Принципы построения ССПО
  • Принципы функционирования ССПО
  • Архитектура и частотный план РЧ блоков
  • РЧ функциональные узлы и радиокомпоненты
  • Основные параметры компонентов РЧ блоков
  • Стандарты и технологии мобильной связи
  • Форум
  • Карта сайта
  • Гостевая книга
  • О сайте

  • Архитектура, частотный и энергетический планы РЧ блоков устройств мобильной связи

    Частотный план (frequency plan) приемопередатчика – это его предельно упрощенная структурная схема, на которой обязательно показаны устройства генерирования и преобразования сигналов - смесители, генераторы, модуляторы. На плане приводятся номиналы генерируемых и преобразуемых частот и, при необходимости, размещаются устройства фильтрации.

    Частотный план необходимо формировать с учетом ряда факторов:

    • требований стандарта - полосы рабочих частот на входе приемника и выходе передатчика; номиналов канальных частот, вида модуляции и т.п.;
    • требований к подавлению внеполосных излучений на выходе передатчика, определяемых стандартом;
    • требований к подавлению сигналов на частотах внеполосного приема;
    • наличия синтезаторов частот, обычно выполненных в виде ИС, обладающих необходимыми параметрами (fmin…fmax; шаг сетки частот D f ; время установления частоты tуст);
    • сложившейся практики построения структур приемопередатчиков: наличия промышленных фильтров, прежде всего ПЧ, на необходимые частоты, отдельных функциональных узлов, работающих на определенных частотах и т.д.

    Пример частотного плана РЧ блока приемопередатчика DECT

    В качестве примера на рисунке приведен частотный план РЧ блока приемопередатчика DECT. Более подробное описание такого РЧ блока DECT и его структурная схема приведены далее в разделе "Прямая модуляция с удвоением частоты".

    Выбор частотного плана РЧ блока

    Выбор архитектуры РЧ блока и соответствующих частот внутренних сигналов должен производиться так, чтобы выполнялись все требования стандарта с использованием наименьшего количества компонентов, достижения низкого потребления мощности от источников питания и минимальной стоимости. При этом разработчики, как правило, решают ряд конкретных задач:

    • На начальном этапе проектирования тщательно рассчитывают наличие и величины нежелательных комбинационных составляющих на выходах смесителей и учитывают их влияние;
    • Минимизируют количество используемых в РЧ блоке синтезаторов частоты, так как эти ИС и, особенно, внешние ГУН являются достаточно дорогими;.
    • Минимизируют диапазон перестройки ГУН для того, чтобы упростить разработку и стоимость используемых ГУН;
    • Минимизируют количество используемых дорогих фильтров;
    • Минимизируют потребляемую РЧ блоком мощность, тщательно разрабатывая режимы уменьшения энергопотребления (Standby Modes);
    • Выбирают правильное соотношение аппаратные средства/программные средства, учитывая энергопотребление АЦП и ЦСП;
    • При расчетах всех параметров РЧ блока с некоторым запасом учитываются практические ограничения, накладываемые параметрами имеющихся в распоряжении реальных компонентов.

     
    Last update on 03/02/2007
    Сайт находится в стадии оформления, информационного наполнения и тестирования. Приносим извинения за возможные неточноcти и некорректную работу. Рады конструктивным замечаниям, предложениям и вопросам, которые можно записать в гостевую книгу или отправить по е-почте.
    |||| Гостевая книга ||||
    Copyright © 1999-2007 Sergey Dinges - Сергей Дингес, RFDesign.ru, email: rfdesign@yandex.ru