• Главная "RFDesign"
  • Новые статьи
  • Принципы построения ССПО
  • Принципы функционирования ССПО
  • РЧ функциональные узлы и радиокомпоненты
  • Основные параметры компонентов РЧ блоков
  • Стандарты и технологии мобильной связи
  • Форум
  • Карта сайта
  • Гостевая книга
  • О сайте

  • Прямые цифровые синтезаторы ПЦС (Direct Digital Synthesiser, DDS)

  • Синтезаторы частот (Frequency Synthesiser), Основы

  • Прямые цифровые синтезаторы ПЦС (Direct Digital Synthesiser, DDS)

  • Структура ПЦС

  • Основы функционирования ПЦС


  • В многоуровневых пассивных СЧ с частотой дискретизации цифровыми методами непрерывно формируется поток текущих значений (отсчетов) амплитуды выходного сигнала. Данный алгоритм формирования сигналов используется в синтезаторах, получивших общее название прямых цифровых синтезаторов ПЦС (Direct Digital Synthesiser, DDS).

    |||| Прямой цифровой синтезатор, ПЦС – синтезатор частот, в котором цифровыми методами непрерывно формируются отсчеты (коды) выходного сигнала.

    Значения амплитуды сигнала, соответствующие текущей фазе формируемого сигнала, могут вычисляться в синтезаторе или выбираться из соответствующего ЗУ. Такие принципы формирования сигналов применяется соответственно в вычислительных и табличных СЧ.

    Как правило, в данных СЧ получают синусоидальные выходные сигналы, причем структуры реализуются полностью или с максимальным использованием цифровых ИС и являются наиболее современными состояние в технике синтеза.

     

    Структура ПЦС

    Рис. 7. Обобщенная структура прямого цифрового СЧ

    • В цифровом многоуровневом ПЦС в блоке вычисления фазы, называемом иногда накопителем фазы НФ, с частотой дискретизации fo определяется значение текущей фазы формируемого сигнала в виде цифрового кода.
    • Значение фазы передается по адресной шине в блок вычисления амплитуды, где хранятся значения или вычисляются коды амплитуды формируемого сигнала. В блоке вычисления амплитуды определяется в цифровом виде значение амплитуды сигнала, соответствующее найденному ранее значению кода текущей фазы. Блок вычисления или блок памяти в этих системах может рассматриваться как преобразователь фазы в амплитуду. Код адресной шины представляет блоку памяти информацию о фазе, в то время как содержание блока памяти представляет собой информацию об амплитуде.
    • Полученный код амплитуды, соответствующее текущей фазе, подается на ЦАП, где происходит преобразование цифрового кода амплитуды в величину напряжения.
    • Сигнал на выходе ЦАП, имеет ступенчатую форму, необходимая первая гармоника отфильтровывается с помощью выходного ФНЧ.

    Очевидно, что чем больше отсчетов сформировано за период синусоиды, тем выше качество получаемого сигнала. Поэтому основным недостатком многоуровневых СЧ является сравнительно невысокий диапазон выходных частот. Пока такие СЧ довольно дороги, имеют значительные энергопотребление, и массогабаритные показатели. Однако по мере появления в результате совершенствования схемотехники и технологии сверхбыстродействующих цифровых интегральных схем, рассматриваемые СЧ начинают применяться достаточно широко.

    Неоспоримым достоинством многоуровневых СЧ является их очень высокое быстродействие, возможность установки заданных значений фазы выходного сигнала, непрерывность фазы при переключении номиналов частот. Они очень технологичны, имеют хорошую надежность.

    Основы функционирования ПЦС

    Мгновенные значения формируемого синусоидального сигнала можно получить проекцией на горизонтальную или вертикальную ось вектора Um, вращающегося на фазовом круге относительно начала прямоугольной системы координат, как показано на рис. 8а.

    Рис. 8. Процесс вычисления текущей фазы для разных частот

    Изображенный на рисунке круг имеет 32 равноотстоящие точки, т.е. могут быть сформированы максимум 32 различных отсчета формируемого сигнала. Если адрес первой точки 00000, следующий является 00001 и так далее до 11111. Эти адреса представляют собой дискретные положения вектора, вращающегося на круге против часовой стрелки. Это - та информация, что накопитель фазы передает в устройстве по системной адресной шине. Если накопитель фазы содержит n бит, имеются 2n положений вектора на фазовом круге.

    Рис. 9. Принцип работы накопителя фазы

    Значение номинала синтезируемой частоты программируется заданием величины приращения фазы (phase count number) L. С тактовой частотой fo каждые 1/fo секунд к содержимому накопителя фазы добавляется L (рис. 9). Номинал выходной частоты синтезатора связан с L следующим соотношением:

    fi = L fo / 2n.


     
  • Last update on 03/04/2007

    Сайт находится в стадии оформления, информационного наполнения и тестирования. Приносим извинения за возможные неточноcти и некорректную работу. Рады конструктивным замечаниям, предложениям и вопросам, которые можно записать в гостевую книгу или отправить по е-почте.
    |||| Гостевая книга ||||
    Copyright © 1999-2007 Sergey Dinges - Сергей Дингес, RFDesign.ru, email: rfdesign@yandex.ru